Els dispositius semiconductors de potència s'utilitzen àmpliament en la indústria, el consum, l'exèrcit i altres camps, i tenen una posició estratègica alta. Fem una ullada a la imatge general dels dispositius d'alimentació a partir d'una imatge:
Els dispositius semiconductors de potència es poden dividir en tipus complet, tipus semicontrolat i tipus no controlable segons el grau de control dels senyals del circuit. O segons les propietats del senyal del circuit de conducció, es pot dividir en tipus accionat per tensió, tipus accionat per corrent, etc.
| Classificació | tipus | Dispositius semiconductors de potència específics |
| Controlabilitat dels senyals elèctrics | Tipus semicontrolat | SCR |
| Control total | GTO, GTR, MOSFET, IGBT | |
| Incontrolable | Díode de potència | |
| Propietats del senyal de conducció | Tipus accionat per tensió | IGBT, MOSFET, SITH |
| Tipus d'accionament actual | SCR, GTO, GTR | |
| Forma d'ona eficaç del senyal | Tipus de disparador de pols | SCR, GTO |
| Tipus de control electrònic | GTR, MOSFET, IGBT | |
| Situacions en què participen electrons que transporten corrent | dispositiu bipolar | Díode de potència, SCR, GTO, GTR, BSIT, BJT |
| Dispositiu unipolar | MOSFET, Assegut | |
| Dispositiu compost | MCT, IGBT, SITH i IGCT |
Els diferents dispositius semiconductors de potència tenen diferents característiques, com ara la tensió, la capacitat de corrent, la capacitat d'impedància i la mida. En l'ús real, cal seleccionar els dispositius adequats segons diferents camps i necessitats.
La indústria dels semiconductors ha passat per tres generacions de canvis materials des del seu naixement. Fins ara, el primer material semiconductor representat per Si encara s'utilitza principalment en el camp dels dispositius semiconductors de potència.
| Material semiconductor | Bandgap (eV) | Punt de fusió (K) | aplicació principal | |
| Materials semiconductors de 1a generació | Ge | 1.1 | 1221 | Transistors de baixa tensió, baixa freqüència, potència mitjana, fotodetectors |
| Materials semiconductors de 2a generació | Si | 0,7 | 1687 | |
| Materials semiconductors de 3a generació | GaAs | 1.4 | 1511 | Dispositius de microones, ones mil·límetres, dispositius emissors de llum |
| SiC | 3.05 | 2826 | 1. Dispositius d'alta potència d'alta temperatura, alta freqüència i resistents a la radiació 2. Díodes emissors de llum blaus, grau, violeta, làsers semiconductors | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | > 3800 | ||
| ZnO | 3.37 | 2248 | ||
Resumeix les característiques dels dispositius de potència semicontrolats i totalment controlats:
| Tipus de dispositiu | SCR | GTR | MOSFET | IGBT |
| Tipus de control | Activador de pols | Control actual | control de tensió | centre cinematogràfic |
| línia d'autoapagada | Tancament de commutació | dispositiu d'autoapagada | dispositiu d'autoapagada | dispositiu d'autoapagada |
| freqüència de treball | <1 kHz | <30 kHz | 20 kHz-Mhz | <40 kHz |
| Potència motriu | petit | gran | petit | petit |
| pèrdues de commutació | gran | gran | gran | gran |
| pèrdua de conducció | petit | petit | gran | petit |
| Nivell de tensió i corrent | 最大 | gran | mínim | més |
| Aplicacions típiques | Calefacció per inducció de mitjana freqüència | Convertidor de freqüència UPS | commutació d'alimentació | Convertidor de freqüència UPS |
| preu | més baix | inferior | al mig | El més car |
| efecte de modulació de conductància | tenir | tenir | cap | tenir |
Coneix els MOSFET
MOSFET té una alta impedància d'entrada, baix soroll i bona estabilitat tèrmica; té un procés de fabricació senzill i una radiació forta, per la qual cosa s'utilitza habitualment en circuits amplificadors o circuits de commutació;
(1) Paràmetres de selecció principals: tensió de drenatge de la font VDS (tensió suportada), corrent de fuga contínua d'ID, resistència a activació RDS (activada), capacitat d'entrada Ciss (capacitat d'unió), factor de qualitat FOM = Ron * Qg, etc.
(2) Segons diferents processos, es divideix en TrenchMOS: MOSFET de trinxera, principalment en el camp de baixa tensió dins de 100V; MOSFET SGT (Split Gate): MOSFET de porta dividida, principalment en el camp de mitjana i baixa tensió dins de 200V; SJ MOSFET: MOSFET súper unió, principalment en el camp d'alta tensió 600-800V;
En una font d'alimentació de commutació, com ara un circuit de drenatge obert, el drenatge està connectat a la càrrega intacta, que s'anomena drenatge obert. En un circuit de drenatge obert, per molt alta que sigui la tensió connectada la càrrega, el corrent de càrrega es pot activar i desactivar. És un dispositiu de commutació analògic ideal. Aquest és el principi de MOSFET com a dispositiu de commutació.
Pel que fa a la quota de mercat, els MOSFET estan gairebé tots concentrats en mans dels principals fabricants internacionals. Entre ells, Infineon va adquirir IR (American International Rectifier Company) el 2015 i es va convertir en el líder del sector. ON Semiconductor també va completar l'adquisició de Fairchild Semiconductor el setembre de 2016. , la quota de mercat va saltar al segon lloc, i després els rànquings de vendes van ser Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, etc.;
Les marques MOSFET principals es divideixen en diverses sèries: americanes, japoneses i coreanes.
Sèries americanes: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, etc.;
Japonès: Toshiba, Renesas, ROHM, etc.;
Sèries coreanes: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
Categories de paquets MOSFET
Segons la forma en què s'instal·la a la placa PCB, hi ha dos tipus principals de paquets MOSFET: endollable (Through Hole) i muntatge superficial (Surface Mount).
El tipus de connector significa que els pins del MOSFET passen pels forats de muntatge de la placa PCB i es solden a la placa PCB. Els paquets de connectors habituals inclouen: paquet dual en línia (DIP), paquet d'esquema de transistors (TO) i paquet de matriu de graella de pins (PGA).
Embalatge endollable
El muntatge superficial és on els pins MOSFET i la brida de dissipació de calor es solden als coixinets de la superfície de la placa PCB. Els paquets típics de muntatge en superfície inclouen: contorn de transistor (D-PAK), transistor de contorn petit (SOT), paquet d'esquema petit (SOP), paquet pla quàdruple (QFP), suport de xip amb plom de plàstic (PLCC), etc.
paquet de muntatge en superfície
Amb el desenvolupament de la tecnologia, les plaques de PCB, com ara les plaques base i les targetes gràfiques, utilitzen cada cop menys embalatges directes i s'utilitzen més embalatges de muntatge superficial.
1. Paquet en línia dual (DIP)
El paquet DIP té dues files de pins i s'ha d'inserir en un endoll de xip amb una estructura DIP. El seu mètode de derivació és SDIP (Shrink DIP), que és un paquet retràctil doble en línia. La densitat del pin és 6 vegades superior a la del DIP.
Les formes d'estructura d'embalatge DIP inclouen: DIP de doble en línia de ceràmica multicapa, DIP de doble en línia de ceràmica d'una sola capa, DIP de marc de plom (incloent el tipus de segellat de vitroceràmica, tipus d'estructura d'encapsulació de plàstic, encapsulació de vidre de baixa fusió). tipus) etc. La característica de l'embalatge DIP és que pot realitzar fàcilment la soldadura per forats de plaques PCB i té una bona compatibilitat amb la placa base.
Tanmateix, com que la seva àrea d'embalatge i el seu gruix són relativament grans i els pins es fan malbé fàcilment durant el procés d'endoll i desendollament, la fiabilitat és deficient. Al mateix temps, a causa de la influència del procés, el nombre de pins generalment no supera els 100. Per tant, en el procés d'alta integració de la indústria electrònica, els envasos DIP s'han retirat gradualment de l'etapa de la història.
2. Paquet d'esquema de transistors (TO)
Les primeres especificacions d'embalatge, com ara TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, etc. són dissenys d'embalatge endollables.
TO-3P/247: és una forma d'embalatge d'ús habitual per a MOSFET de tensió mitjana-alta i alta corrent. El producte té les característiques d'alta tensió de resistència i una forta resistència a la ruptura.
TO-220/220F: TO-220F és un paquet totalment plàstic, i no cal afegir un coixinet aïllant quan l'instal·leu en un radiador; El TO-220 té una xapa metàl·lica connectada al pin central i es requereix un coixinet aïllant per instal·lar el radiador. Els MOSFET d'aquests dos estils de paquet tenen aspectes similars i es poden utilitzar de manera intercanviable.
TO-251: aquest producte envasat s'utilitza principalment per reduir costos i reduir la mida del producte. S'utilitza principalment en entorns amb tensió mitjana i alta corrent per sota de 60A i alta tensió per sota de 7N.
TO-92: aquest paquet només s'utilitza per a MOSFET de baixa tensió (actual per sota de 10A, tensió de suport inferior a 60V) i 1N60/65 d'alta tensió, per tal de reduir costos.
En els darrers anys, a causa de l'alt cost de soldadura del procés d'embalatge endollable i un rendiment inferior de dissipació de calor als productes de tipus pegat, la demanda al mercat de muntatge superficial ha continuat augmentant, fet que també ha portat al desenvolupament d'envasos TO. en embalatge de muntatge superficial.
TO-252 (també anomenat D-PAK) i TO-263 (D2PAK) són tots dos paquets de muntatge en superfície.。
PER empaquetar l'aspecte del producte
TO252/D-PAK és un paquet de xips de plàstic, que s'utilitza habitualment per empaquetar transistors de potència i xips estabilitzadors de tensió. És un dels paquets principals actuals. El MOSFET que utilitza aquest mètode d'embalatge té tres elèctrodes, porta (G), drenatge (D) i font (S). El passador de drenatge (D) està tallat i no s'utilitza. En canvi, el dissipador de calor de la part posterior s'utilitza com a desguàs (D), que es solda directament a la PCB. D'una banda, s'utilitza per produir grans corrents i, d'altra banda, dissipa la calor a través del PCB. Per tant, hi ha tres coixinets D-PAK al PCB i el coixinet de drenatge (D) és més gran. Les seves especificacions d'embalatge són les següents:
Especificacions de la mida del paquet TO-252/D-PAK
TO-263 és una variant de TO-220. Està dissenyat principalment per millorar l'eficiència de la producció i la dissipació de calor. Admet corrent i tensió extremadament elevats. És més comú en MOSFET d'alta corrent de mitjana tensió per sota de 150A i per sobre de 30V. A més de D2PAK (TO-263AB), també inclou TO263-2, TO263-3, TO263-5, TO263-7 i altres estils, que estan subordinats a TO-263, principalment a causa del diferent nombre i distància de pins. .
Especificació de la mida del paquet TO-263/D2PAKs
3. Paquet de matriu de graella de pins (PGA)
Hi ha diversos pins de matriu quadrada dins i fora del xip PGA (Pin Grid Array Package). Cada pin de matriu quadrada està disposat a una certa distància al voltant del xip. Depenent del nombre de pins, es pot formar de 2 a 5 cercles. Durant la instal·lació, només cal introduir el xip a la presa especial PGA. Té els avantatges de connectar i desconnectar fàcilment i d'una alta fiabilitat, i pot adaptar-se a freqüències més altes.
Estil de paquet PGA
La majoria dels seus substrats de xip estan fets de material ceràmic i alguns utilitzen resina plàstica especial com a substrat. Pel que fa a la tecnologia, la distància entre el centre dels pins sol ser de 2,54 mm i el nombre de pins oscil·la entre 64 i 447. La característica d'aquest tipus d'embalatge és que com més petita sigui l'àrea d'embalatge (volum), menor serà el consum d'energia (rendiment). ) pot suportar, i viceversa. Aquest estil d'embalatge de xips era més comú als primers dies i s'utilitzava principalment per envasar productes de gran consum, com ara les CPU. Per exemple, el 80486 i el Pentium d'Intel utilitzen aquest estil d'embalatge; no és àmpliament adoptat pels fabricants de MOSFET.
4. Small Outline Transistor Package (SOT)
SOT (Small Out-Line Transistor) és un paquet de transistors de petita potència tipus pedaç, que inclou principalment SOT23, SOT89, SOT143, SOT25 (és a dir, SOT23-5), etc. SOT323, SOT363/SOT26 (és a dir, SOT23-6) i altres tipus són derivats, que tenen una mida més petita que els paquets TO.
Tipus de paquet SOT
SOT23 és un paquet de transistors d'ús habitual amb tres agulles en forma d'ala, és a dir, col·lector, emissor i base, que es mostren a banda i banda del costat llarg del component. Entre ells, l'emissor i la base estan al mateix costat. Són habituals en transistors de baixa potència, transistors d'efecte de camp i transistors compostos amb xarxes de resistències. Tenen una bona resistència però poca soldabilitat. L'aspecte es mostra a la figura (a) següent.
SOT89 té tres pins curts distribuïts en un costat del transistor. L'altre costat és un dissipador de calor metàl·lic connectat a la base per augmentar la capacitat de dissipació de calor. És comú en transistors de muntatge en superfície de potència de silici i és adequat per a aplicacions de major potència. L'aspecte es mostra a la figura (b) següent.
SOT143 té quatre agulles curtes en forma d'ala, que surten des dels dos costats. L'extrem més ample del pin és el col·lector. Aquest tipus de paquet és habitual en transistors d'alta freqüència i el seu aspecte es mostra a la figura (c) següent.
SOT252 és un transistor d'alta potència amb tres pins que condueixen des d'un costat, i el pin central és més curt i és el col·lector. Connecteu-vos al pin més gran de l'altre extrem, que és una làmina de coure per a la dissipació de la calor, i el seu aspecte és el que es mostra a la figura (d) següent.
Comparació de l'aspecte del paquet SOT comú
El MOSFET SOT-89 de quatre terminals s'utilitza habitualment a les plaques base. Les seves especificacions i dimensions són les següents:
Especificacions de mida del MOSFET SOT-89 (unitat: mm)
5. Small Outline Package (SOP)
SOP (Small Out-Line Package) és un dels paquets de muntatge superficial, també anomenat SOL o DFP. Les agulles s'extreuen dels dos costats del paquet en forma d'ala de gavina (forma de L). Els materials són plàstics i ceràmics. Els estàndards d'embalatge SOP inclouen SOP-8, SOP-16, SOP-20, SOP-28, etc. El nombre després de SOP indica el nombre de pins. La majoria dels paquets MOSFET SOP adopten les especificacions SOP-8. La indústria sovint omet "P" i l'abreuja com a SO (Small Out-Line).
Mida del paquet SOP-8
SO-8 va ser desenvolupat per primera vegada per PHILIP Company. Està envasat en plàstic, no té placa inferior de dissipació de calor i té una mala dissipació de calor. Generalment s'utilitza per a MOSFET de baixa potència. Més tard, es van derivar especificacions estàndard com ara TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP), etc. entre ells, TSOP i TSSOP s'utilitzen habitualment en envasos MOSFET.
Especificacions derivades de SOP que s'utilitzen habitualment per als MOSFET
6. Paquet Quad Flat (QFP)
La distància entre els pins del xip del paquet QFP (Plastic Quad Flat Package) és molt petita i els pins són molt prims. Generalment s'utilitza en circuits integrats a gran escala o ultragrans, i el nombre de pins és generalment superior a 100. Els xips empaquetats d'aquesta forma han d'utilitzar la tecnologia de muntatge en superfície SMT per soldar el xip a la placa base. Aquest mètode d'embalatge té quatre característiques principals: ① És adequat per a la tecnologia de muntatge en superfície SMD per instal·lar cablejat a plaques de circuits PCB; ② És adequat per a ús d'alta freqüència; ③ És fàcil d'operar i té una alta fiabilitat; ④ La relació entre l'àrea d'encenall i l'àrea d'envasat és petita. Igual que el mètode d'embalatge PGA, aquest mètode d'embalatge embolcalla el xip en un paquet de plàstic i no pot dissipar la calor generada quan el xip funciona de manera oportuna. Restringeix la millora del rendiment del MOSFET; i el propi embalatge de plàstic augmenta la mida del dispositiu, que no compleix els requisits per al desenvolupament de semiconductors en la direcció de ser lleuger, prim, curt i petit. A més, aquest tipus de mètode d'envasament es basa en un sol xip, que té els problemes de baixa eficiència de producció i alt cost d'embalatge. Per tant, QFP és més adequat per al seu ús en circuits LSI de lògica digital com ara microprocessadors/matrius de porta, i també és adequat per empaquetar productes de circuits LSI analògics com el processament de senyals VTR i el processament de senyals d'àudio.
7, paquet pla quàdruple sense cables (QFN)
El paquet QFN (Paquet Quad Flat sense plom) està equipat amb contactes d'elèctrode als quatre costats. Com que no hi ha cables, l'àrea de muntatge és més petita que la QFP i l'alçada és inferior a la QFP. Entre ells, el QFN ceràmic també s'anomena LCC (Leadless Chip Carriers) i el plàstic de baix cost QFN que utilitza material base de substrat imprès amb resina epoxi de vidre s'anomena plàstic LCC, PCLC, P-LCC, etc. És un envàs de xip de muntatge superficial emergent. tecnologia amb coixinets de mida petita, volum petit i plàstic com a material de segellat. QFN s'utilitza principalment per a l'embalatge de circuits integrats i no s'utilitzarà MOSFET. Tanmateix, com que Intel va proposar un controlador integrat i una solució MOSFET, va llançar DrMOS en un paquet QFN-56 ("56" es refereix als 56 pins de connexió a la part posterior del xip).
Cal tenir en compte que el paquet QFN té la mateixa configuració externa de cables que el paquet de contorn petit ultra prim (TSSOP), però la seva mida és un 62% més petita que el TSSOP. Segons les dades de modelització de QFN, el seu rendiment tèrmic és un 55% superior al de l'envàs TSSOP i el seu rendiment elèctric (inductància i capacitat) és un 60% i un 30% més alt que l'envàs TSSOP, respectivament. El major desavantatge és que és difícil de reparar.
DrMOS al paquet QFN-56
Les fonts d'alimentació de commutació discretes DC/DC tradicionals no poden complir els requisits d'una densitat de potència més alta, ni poden resoldre el problema dels efectes dels paràmetres paràsits a freqüències de commutació elevades. Amb la innovació i el progrés de la tecnologia, s'ha convertit en una realitat integrar controladors i MOSFET per construir mòduls multixip. Aquest mètode d'integració pot estalviar espai considerable i augmentar la densitat de consum d'energia. Mitjançant l'optimització de controladors i MOSFET, s'ha convertit en una realitat. Eficiència energètica i corrent DC d'alta qualitat, aquest és el controlador integrat DrMOS.
DrMOS de 2a generació Renesas
El paquet sense plom QFN-56 fa que la impedància tèrmica de DrMOS sigui molt baixa; amb unió de cables interns i disseny de clips de coure, el cablejat de PCB extern es pot minimitzar, reduint així la inductància i la resistència. A més, el procés MOSFET de silici de canal profund utilitzat també pot reduir significativament les pèrdues de càrrega de conducció, commutació i porta; és compatible amb una varietat de controladors, pot aconseguir diferents modes de funcionament i admet el mode de conversió de fase activa APS (Auto Phase Switching). A més de l'embalatge QFN, l'envàs pla bilateral sense plom (DFN) també és un nou procés d'embalatge electrònic que s'ha utilitzat àmpliament en diversos components d'ON Semiconductor. En comparació amb QFN, DFN té menys elèctrodes de sortida als dos costats.
8、Portador de xips amb plom de plàstic (PLCC)
PLCC (Plastic Quad Flat Package) té una forma quadrada i és molt més petit que el paquet DIP. Té 32 agulles amb agulles al voltant. Les agulles es treuen des dels quatre costats del paquet en forma de T. És un producte plàstic. La distància central del pin és d'1,27 mm i el nombre de pins oscil·la entre 18 i 84. Els pins en forma de J no es deformen fàcilment i són més fàcils d'operar que el QFP, però la inspecció de l'aspecte després de la soldadura és més difícil. L'embalatge PLCC és adequat per instal·lar cablejat a PCB mitjançant la tecnologia de muntatge en superfície SMT. Té els avantatges d'una mida petita i una alta fiabilitat. L'embalatge PLCC és relativament comú i s'utilitza en LSI lògic, DLD (o dispositiu lògic de programa) i altres circuits. Aquesta forma d'embalatge s'utilitza sovint a la BIOS de la placa base, però actualment és menys comú als MOSFET.
Encapsulació i millora per a les empreses principals
A causa de la tendència de desenvolupament de baixa tensió i alt corrent a les CPU, els MOSFET han de tenir un gran corrent de sortida, baixa resistència a l'encesa, baixa generació de calor, ràpida dissipació de calor i mida petita. A més de millorar la tecnologia i els processos de producció de xips, els fabricants de MOSFET també continuen millorant la tecnologia d'embalatge. Sobre la base de la compatibilitat amb les especificacions d'aspecte estàndard, proposen noves formes d'envasos i registren noms de marques per als nous envasos que desenvolupen.
1、Paquets RENESAS WPAK, LFPAK i LFPAK-I
WPAK és un paquet d'alta radiació tèrmica desenvolupat per Renesas. Imitant el paquet D-PAK, el dissipador de calor del xip es solda a la placa base i la calor es dissipa a través de la placa base, de manera que el petit paquet WPAK també pot arribar al corrent de sortida de D-PAK. WPAK-D2 inclou dos MOSFET alt/baix per reduir la inductància del cablejat.
Mida del paquet Renesas WPAK
LFPAK i LFPAK-I són altres dos paquets de format petit desenvolupats per Renesas que són compatibles amb SO-8. LFPAK és similar al D-PAK, però més petit que el D-PAK. LFPAK-i col·loca el dissipador de calor cap amunt per dissipar la calor a través del dissipador de calor.
Paquets Renesas LFPAK i LFPAK-I
2. Embalatge Vishay Power-PAK i Polar-PAK
Power-PAK és el nom del paquet MOSFET registrat per Vishay Corporation. Power-PAK inclou dues especificacions: Power-PAK1212-8 i Power-PAK SO-8.
Paquet Vishay Power-PAK1212-8
Paquet Vishay Power-PAK SO-8
Polar PAK és un paquet petit amb dissipació de calor a doble cara i és una de les tecnologies d'embalatge bàsiques de Vishay. Polar PAK és el mateix que el paquet normal so-8. Té punts de dissipació tant a la part superior com a la inferior del paquet. No és fàcil acumular calor dins del paquet i pot augmentar la densitat de corrent del corrent de funcionament fins al doble de la de SO-8. Actualment, Vishay té la llicència de la tecnologia Polar PAK a STMicroelectronics.
Paquet Vishay Polar PAK
3. Paquets de plom pla Onsemi SO-8 i WDFN8
ON Semiconductor ha desenvolupat dos tipus de MOSFET de cable pla, entre els quals els de cable pla compatibles amb SO-8 són utilitzats per moltes plaques. Els MOSFET de potència NVMx i NVTx recentment llançats d'ON Semiconductor utilitzen paquets compactes DFN5 (SO-8FL) i WDFN8 per minimitzar les pèrdues de conducció. També compta amb un QG i una capacitat baixa per minimitzar les pèrdues del controlador.
Paquet de plom pla SO-8 ON Semiconductor
Paquet ON Semiconductor WDFN8
4. Embalatge NXP LFPAK i QLPAK
NXP (anteriorment Philps) ha millorat la tecnologia d'embalatge SO-8 en LFPAK i QLPAK. Entre ells, LFPAK es considera el paquet d'energia SO-8 més fiable del món; mentre que QLPAK té les característiques de mida petita i una major eficiència de dissipació de calor. En comparació amb el SO-8 normal, QLPAK ocupa una àrea de placa PCB de 6 * 5 mm i té una resistència tèrmica d'1,5 k/W.
Paquet NXP LFPAK
Embalatge NXP QLPAK
4. Paquet ST Semiconductor PowerSO-8
Les tecnologies d'embalatge de xips MOSFET de potència de STMicroelectronics inclouen SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, etc. Entre elles, Power SO-8 és una versió millorada de SO-8. A més, hi ha paquets PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 i altres.
Paquet STMicroelectronics Power SO-8
5. Paquet Fairchild Semiconductor Power 56
Power 56 és el nom exclusiu de Farichild i el seu nom oficial és DFN5×6. La seva àrea d'embalatge és comparable a la del TSOP-8 que s'utilitza habitualment, i el paquet prim estalvia l'alçada de separació dels components, i el disseny Thermal-Pad a la part inferior redueix la resistència tèrmica. Per tant, molts fabricants de dispositius d'alimentació han desplegat DFN5×6.
Paquet Fairchild Power 56
6. Paquet FET directe de International Rectifier (IR).
El FET directe proporciona una refrigeració superior eficient en una empremta SO-8 o més petita i és adequat per a aplicacions de conversió d'energia AC-DC i DC-DC en ordinadors, ordinadors portàtils, telecomunicacions i equips d'electrònica de consum. La construcció de llaunes metàl·liques de DirectFET proporciona una dissipació de calor a doble cara, duplicant efectivament les capacitats de manipulació actuals dels convertidors DC-DC d'alta freqüència en comparació amb els paquets discrets de plàstic estàndard. El paquet Direct FET és un tipus de muntatge invers, amb el dissipador de calor de drenatge (D) cap amunt i cobert amb una carcassa metàl·lica, a través de la qual es dissipa la calor. L'embalatge FET directe millora molt la dissipació de la calor i ocupa menys espai amb una bona dissipació de la calor.
Resumir
En el futur, a mesura que la indústria de fabricació electrònica segueixi desenvolupant-se en la direcció de l'ultraprima, la miniaturització, la baixa tensió i el corrent elevat, l'aspecte i l'estructura interna d'embalatge del MOSFET també canviaran per adaptar-se millor a les necessitats de desenvolupament de la fabricació. indústria. A més, per tal de reduir el llindar de selecció per als fabricants d'electrònica, la tendència del desenvolupament de MOSFET en la direcció de la modularització i l'embalatge a nivell de sistema serà cada cop més evident, i els productes es desenvoluparan de manera coordinada a partir de múltiples dimensions com ara el rendiment i el cost. . El paquet és un dels factors de referència importants per a la selecció de MOSFET. Els diferents productes electrònics tenen diferents requisits elèctrics i els diferents entorns d'instal·lació també requereixen especificacions de mida coincidents per complir. En la selecció real, la decisió s'ha de prendre d'acord amb les necessitats reals segons el principi general. Alguns sistemes electrònics estan limitats per la mida del PCB i l'alçada interna. Per exemple, les fonts d'alimentació dels mòduls dels sistemes de comunicació solen utilitzar paquets DFN5*6 i DFN3*3 a causa de les restriccions d'alçada; en algunes fonts d'alimentació ACDC, els dissenys ultra prims o a causa de les limitacions de la carcassa són adequats per muntar MOSFET de potència empaquetats TO220. En aquest moment, els pins es poden inserir directament a l'arrel, que no és adequat per als productes envasats TO247; alguns dissenys ultra prims requereixen que les agulles del dispositiu estiguin doblegades i col·locades, cosa que augmentarà la complexitat de la selecció de MOSFET.
Com triar MOSFET
Un enginyer em va dir una vegada que no va mirar mai la primera pàgina d'un full de dades MOSFET perquè la informació "pràctica" només apareixia a la segona pàgina i més enllà. Pràcticament totes les pàgines d'un full de dades MOSFET conté informació valuosa per als dissenyadors. Però no sempre està clar com interpretar les dades proporcionades pels fabricants.
En aquest article es descriuen algunes de les especificacions clau dels MOSFET, com s'indiquen a la fitxa tècnica i la imatge clara que necessiteu per entendre-les. Com la majoria de dispositius electrònics, els MOSFET es veuen afectats per la temperatura de funcionament. Per tant, és important entendre les condicions de prova en què s'apliquen els indicadors esmentats. També és fonamental entendre si els indicadors que veus a la "Introducció del producte" són valors "màxims" o "típics", perquè algunes fitxes no ho deixen clar.
Grau de tensió
La característica principal que determina un MOSFET és la seva tensió de font de drenatge VDS, o "tensió de ruptura de la font de drenatge", que és la tensió més alta que pot suportar el MOSFET sense danyar-se quan la porta es curtcircuita a la font i el corrent de drenatge. és de 250 μA. . El VDS també s'anomena "tensió màxima absoluta a 25 °C", però és important recordar que aquesta tensió absoluta depèn de la temperatura i normalment hi ha un "coeficient de temperatura VDS" a la fitxa tècnica. També heu d'entendre que el VDS màxim és la tensió de CC més els pics i ondulacions de tensió que puguin estar presents al circuit. Per exemple, si utilitzeu un dispositiu de 30 V amb una font d'alimentació de 30 V amb un pic de 100 mV i 5 ns, la tensió superarà el límit màxim absolut del dispositiu i el dispositiu pot entrar en mode d'allau. En aquest cas, no es pot garantir la fiabilitat del MOSFET. A altes temperatures, el coeficient de temperatura pot canviar significativament la tensió de ruptura. Per exemple, alguns MOSFET de canal N amb una tensió nominal de 600 V tenen un coeficient de temperatura positiu. A mesura que s'acosten a la seva temperatura màxima d'unió, el coeficient de temperatura fa que aquests MOSFET es comportin com MOSFET de 650 V. Les regles de disseny de molts usuaris de MOSFET requereixen un factor de reducció del 10% al 20%. En alguns dissenys, tenint en compte que la tensió de ruptura real és d'un 5% a un 10% superior al valor nominal a 25 °C, s'afegirà un marge de disseny útil corresponent al disseny real, que és molt beneficiós per al disseny. Igualment important per a la selecció correcta dels MOSFET és entendre el paper de la tensió de la font de la porta VGS durant el procés de conducció. Aquesta tensió és la tensió que garanteix la conducció completa del MOSFET en una condició màxima RDS (activada). És per això que la resistència a l'encesa sempre està relacionada amb el nivell VGS, i només a aquesta tensió es pot encendre el dispositiu. Una conseqüència important del disseny és que no podeu encendre el MOSFET completament amb una tensió inferior al VGS mínim utilitzat per aconseguir la qualificació RDS(on). Per exemple, per activar completament un MOSFET amb un microcontrolador de 3,3 V, heu de poder encendre el MOSFET a VGS = 2,5 V o inferior.
Resistència activa, càrrega de la porta i "figura de mèrit"
La resistència activa d'un MOSFET sempre es determina a una o més tensions de porta a font. El límit màxim RDS(on) pot ser d'un 20% a un 50% més alt que el valor típic. El límit màxim de RDS(on) es refereix normalment al valor a una temperatura d'unió de 25 °C. A temperatures més altes, RDS(on) pot augmentar entre un 30% i un 150%, tal com es mostra a la figura 1. Com que RDS(on) canvia amb la temperatura i no es pot garantir el valor de resistència mínim, la detecció de corrent basada en RDS(on) no es pot garantir. un mètode molt precís.
Figura 1 RDS(on) augmenta amb la temperatura en el rang del 30% al 150% de la temperatura màxima de funcionament
La resistència activa és molt important tant per als MOSFET de canal N com per a canal P. A les fonts d'alimentació de commutació, Qg és un criteri de selecció clau per als MOSFET de canal N utilitzats en fonts d'alimentació de commutació perquè Qg afecta les pèrdues de commutació. Aquestes pèrdues tenen dos efectes: un és el temps de commutació que afecta el MOSFET encès i apagat; l'altra és l'energia necessària per carregar la capacitat de la porta durant cada procés de commutació. Una cosa a tenir en compte és que Qg depèn de la tensió de la font de la porta, fins i tot si utilitzar un Vgs inferior redueix les pèrdues de commutació. Com a forma ràpida de comparar MOSFET destinats a utilitzar-se en aplicacions de commutació, els dissenyadors sovint utilitzen una fórmula singular que consisteix en RDS(on) per a pèrdues de conducció i Qg per a pèrdues de commutació: RDS(on)xQg. Aquesta "figura de mèrit" (FOM) resumeix el rendiment del dispositiu i permet comparar els MOSFET en termes de valors típics o màxims. Per garantir una comparació precisa entre dispositius, heu d'assegurar-vos que s'utilitza el mateix VGS per a RDS(on) i Qg, i que els valors típics i màxims no es barregen a la publicació. Un FOM més baix us donarà un millor rendiment en canviar aplicacions, però no està garantit. Els millors resultats de comparació només es poden obtenir en un circuit real i, en alguns casos, és possible que el circuit hagi de ser ajustat per a cada MOSFET. El corrent nominal i la dissipació de potència, basant-se en diferents condicions de prova, la majoria dels MOSFET tenen un o més corrents de drenatge continus al full de dades. Voleu mirar el full de dades amb atenció per esbrinar si la qualificació es troba a la temperatura especificada del cas (p. ex. TC=25 °C) o temperatura ambient (p. ex. TA=25 °C). Quin d'aquests valors és més rellevant dependrà de les característiques del dispositiu i de l'aplicació (vegeu la figura 2).
Figura 2 Tots els valors màxims absoluts de corrent i potència són dades reals
Per als petits dispositius de muntatge en superfície utilitzats en dispositius de mà, el nivell actual més rellevant pot ser el d'una temperatura ambient de 70 °C. Per a equips grans amb dissipadors de calor i refrigeració per aire forçat, el nivell actual a TA = 25 ℃ pot estar més a prop de la situació real. Per a alguns dispositius, la matriu pot gestionar més corrent a la seva temperatura màxima d'unió que els límits del paquet. En alguns fulls de dades, aquest nivell de corrent "limitat per la matriu" és informació addicional al nivell de corrent "limitat per paquets", que us pot donar una idea de la robustesa de la matriu. Consideracions similars s'apliquen a la dissipació de potència contínua, que depèn no només de la temperatura sinó també del temps. Imagineu un dispositiu funcionant contínuament a PD=4W durant 10 segons a TA=70℃. El que constitueix un període de temps "continu" variarà en funció del paquet MOSFET, de manera que voldreu utilitzar el gràfic d'impedància transitòria tèrmica normalitzada del full de dades per veure com es veu la dissipació de potència després de 10 segons, 100 segons o 10 minuts. . Com es mostra a la figura 3, el coeficient de resistència tèrmica d'aquest dispositiu especialitzat després d'un pols de 10 segons és d'aproximadament 0,33, el que significa que una vegada que el paquet arriba a la saturació tèrmica després d'aproximadament 10 minuts, la capacitat de dissipació de calor del dispositiu és de només 1,33 W en lloc de 4 W. . Tot i que la capacitat de dissipació de calor del dispositiu pot arribar a uns 2W amb un bon refredament.
Figura 3 Resistència tèrmica del MOSFET quan s'aplica el pols de potència
De fet, podem dividir com triar MOSFET en quatre passos.
El primer pas: triar el canal N o el canal P
El primer pas per triar el dispositiu adequat per al vostre disseny és decidir si voleu utilitzar un MOSFET de canal N o canal P. En una aplicació de potència típica, quan un MOSFET està connectat a terra i la càrrega està connectada a la tensió de la xarxa, el MOSFET forma l'interruptor del costat baix. A l'interruptor del costat baix, s'han d'utilitzar MOSFET de canal N a causa de consideracions de la tensió necessària per apagar o encendre el dispositiu. Quan el MOSFET està connectat al bus i es carrega a terra, s'utilitza un interruptor de costat alt. Els MOSFET de canal P s'utilitzen normalment en aquesta topologia, que també es deu a consideracions de la unitat de tensió. Per seleccionar el dispositiu adequat per a la vostra aplicació, heu de determinar la tensió necessària per conduir el dispositiu i la manera més senzilla de fer-ho en el vostre disseny. El següent pas és determinar la tensió nominal necessària o la tensió màxima que pot suportar el dispositiu. Com més gran sigui la tensió nominal, més gran serà el cost del dispositiu. Segons l'experiència pràctica, la tensió nominal hauria de ser superior a la tensió de la xarxa o la tensió del bus. Això proporcionarà una protecció suficient perquè el MOSFET no falli. En seleccionar un MOSFET, cal determinar la tensió màxima que es pot tolerar des del drenatge fins a la font, és a dir, el VDS màxim. És important saber que la tensió màxima que pot suportar un MOSFET canvia amb la temperatura. Els dissenyadors han de provar les variacions de tensió en tot el rang de temperatura de funcionament. La tensió nominal ha de tenir un marge suficient per cobrir aquest rang de variació per garantir que el circuit no fallarà. Altres factors de seguretat que els enginyers de disseny han de tenir en compte inclouen els transitoris de tensió induïts per l'electrònica de commutació, com ara motors o transformadors. Les tensions nominals varien per a diferents aplicacions; normalment, 20 V per a dispositius portàtils, 20-30 V per a fonts d'alimentació FPGA i 450-600 V per a aplicacions de 85-220 VCA.
Pas 2: determineu el corrent nominal
El segon pas és triar la qualificació actual del MOSFET. Depenent de la configuració del circuit, aquest corrent nominal hauria de ser el corrent màxim que pot suportar la càrrega en totes les circumstàncies. De manera similar a la situació de tensió, el dissenyador s'ha d'assegurar que el MOSFET seleccionat pugui suportar aquesta classificació actual, fins i tot quan el sistema genera pics de corrent. Les dues condicions actuals considerades són el mode continu i el pic de pols. En mode de conducció contínua, el MOSFET es troba en estat estacionari, on el corrent flueix contínuament a través del dispositiu. Un pic de pols es refereix a una gran sobretensió (o corrent de pic) que flueix pel dispositiu. Un cop determinat el corrent màxim en aquestes condicions, només es tracta de seleccionar un dispositiu que pugui gestionar aquest corrent màxim. Després de seleccionar el corrent nominal, també s'ha de calcular la pèrdua de conducció. En situacions reals, MOSFET no és un dispositiu ideal perquè hi ha una pèrdua d'energia elèctrica durant el procés de conducció, que s'anomena pèrdua de conducció. Un MOSFET es comporta com una resistència variable quan està "encès", que es determina pel RDS (ON) del dispositiu i canvia significativament amb la temperatura. La pèrdua de potència del dispositiu es pot calcular mitjançant Iload2×RDS (ON). Com que la resistència a l'encesa canvia amb la temperatura, la pèrdua de potència també canviarà proporcionalment. Com més gran sigui la tensió VGS aplicada al MOSFET, més petit serà el RDS(ON); per contra, com més gran serà l'RDS(ON). Per al dissenyador del sistema, aquí és on entren els avantatges en funció de la tensió del sistema. Per als dissenys portàtils, és més fàcil (i més habitual) utilitzar tensions més baixes, mentre que per als dissenys industrials es poden utilitzar tensions més altes. Tingueu en compte que la resistència RDS (ON) augmentarà lleugerament amb el corrent. Les variacions de diversos paràmetres elèctrics de la resistència RDS(ON) es poden trobar a la fitxa tècnica proporcionada pel fabricant. La tecnologia té un impacte significatiu en les característiques del dispositiu, perquè algunes tecnologies tendeixen a augmentar RDS(ON) quan augmenten el VDS màxim. Per a aquesta tecnologia, si teniu intenció de reduir VDS i RDS (ON), heu d'augmentar la mida del xip, augmentant així la mida del paquet coincident i els costos de desenvolupament relacionats. Hi ha diverses tecnologies a la indústria que intenten controlar l'augment de la mida del xip, les més importants de les quals són les tecnologies d'equilibri de càrrega i canal. En la tecnologia de trinxeres, una rasa profunda està incrustada a l'hòstia, normalment reservada per a baixes tensions, per reduir la resistència RDS (ON). Per tal de reduir l'impacte del VDS màxim sobre RDS (ON), es va utilitzar un procés de columna de creixement epitaxial / columna de gravat durant el procés de desenvolupament. Per exemple, Fairchild Semiconductor ha desenvolupat una tecnologia anomenada SuperFET que afegeix passos de fabricació addicionals per a la reducció de RDS(ON). Aquest enfocament en RDS (ON) és important perquè a mesura que augmenta la tensió de ruptura d'un MOSFET estàndard, RDS (ON) augmenta exponencialment i condueix a un augment de la mida de la matriu. El procés SuperFET canvia la relació exponencial entre RDS (ON) i la mida de l'hòstia en una relació lineal. D'aquesta manera, els dispositius SuperFET poden aconseguir un RDS baix ideal (ON) en mides de matriu petites, fins i tot amb tensions de ruptura de fins a 600 V. El resultat és que la mida de les hòsties es pot reduir fins a un 35%. Per als usuaris finals, això significa una reducció important de la mida del paquet.
Tercer pas: determinar els requisits tèrmics
El següent pas per seleccionar un MOSFET és calcular els requisits tèrmics del sistema. Els dissenyadors han de considerar dos escenaris diferents, el pitjor dels casos i l'escenari del món real. Es recomana utilitzar el resultat del càlcul del pitjor dels casos, perquè aquest resultat proporciona un marge de seguretat més gran i garanteix que el sistema no fallarà. També hi ha algunes dades de mesura que necessiten atenció al full de dades MOSFET; com ara la resistència tèrmica entre la unió semiconductora del dispositiu empaquetat i l'entorn, i la temperatura màxima de la unió. La temperatura de la unió del dispositiu és igual a la temperatura ambient màxima més el producte de la resistència tèrmica i la dissipació de potència (temperatura de la unió = temperatura ambient màxima + [resistència tèrmica × dissipació de potència]). Segons aquesta equació, es pot resoldre la màxima dissipació de potència del sistema, que és igual a I2×RDS(ON) per definició. Com que el dissenyador ha determinat el corrent màxim que passarà a través del dispositiu, RDS(ON) es pot calcular a diferents temperatures. Val la pena assenyalar que quan es tracta de models tèrmics senzills, els dissenyadors també han de tenir en compte la capacitat tèrmica de la carcassa/cabina de la unió de semiconductors/dispositiu i el cas/entorn; això requereix que la placa de circuit imprès i el paquet no s'escalfin immediatament. L'avaria d'allau significa que la tensió inversa del dispositiu semiconductor supera el valor màxim i forma un fort camp elèctric per augmentar el corrent al dispositiu. Aquest corrent dissiparà potència, augmentarà la temperatura del dispositiu i possiblement danyarà el dispositiu. Les empreses de semiconductors realitzaran proves d'allau en dispositius, calcularan la seva tensió d'allau o provaran la robustesa del dispositiu. Hi ha dos mètodes per calcular la tensió nominal d'allau; un és el mètode estadístic i l'altre és el càlcul tèrmic. El càlcul tèrmic és molt utilitzat perquè és més pràctic. Moltes empreses han proporcionat detalls de les proves del seu dispositiu. Per exemple, Fairchild Semiconductor ofereix "Power MOSFET Avalanche Guidelines" (Directrius d'allaus de Power MOSFET Avalanche - es poden descarregar des del lloc web de Fairchild). A més de la informàtica, la tecnologia també té una gran influència en l'efecte allau. Per exemple, un augment de la mida de la matriu augmenta la resistència a les allaus i, finalment, augmenta la robustesa del dispositiu. Per als usuaris finals, això significa utilitzar paquets més grans al sistema.
Pas 4: determineu el rendiment de l'interruptor
El pas final per seleccionar un MOSFET és determinar el rendiment de commutació del MOSFET. Hi ha molts paràmetres que afecten el rendiment de la commutació, però els més importants són la porta/drenatge, la porta/font i la capacitat de drenatge/font. Aquests condensadors generen pèrdues de commutació al dispositiu perquè es carreguen cada vegada que canvien. Per tant, es redueix la velocitat de commutació del MOSFET i també es redueix l'eficiència del dispositiu. Per calcular les pèrdues totals en un dispositiu durant la commutació, el dissenyador ha de calcular les pèrdues durant l'encesa (Eon) i les pèrdues durant l'apagada (Eoff). La potència total del commutador MOSFET es pot expressar amb la següent equació: Psw=(Eon+Eoff)×freqüència de commutació. La càrrega de la porta (Qgd) té el major impacte en el rendiment de commutació. A partir de la importància del rendiment de commutació, es desenvolupen constantment noves tecnologies per resoldre aquest problema de commutació. L'augment de la mida del xip augmenta la càrrega de la porta; això augmenta la mida del dispositiu. Per tal de reduir les pèrdues de commutació, han sorgit noves tecnologies, com ara l'oxidació de fons gruixut del canal, amb l'objectiu de reduir la càrrega de la porta. Per exemple, la nova tecnologia SuperFET pot minimitzar les pèrdues de conducció i millorar el rendiment de commutació reduint RDS (ON) i la càrrega de la porta (Qg). D'aquesta manera, els MOSFET poden fer front a transitoris de tensió d'alta velocitat (dv/dt) i transitoris de corrent (di/dt) durant la commutació, i fins i tot poden funcionar de manera fiable a freqüències de commutació més altes.
Hora de publicació: Oct-23-2023
