Un circuit de retenció MOSFET que inclou resistències R1-R6, condensadors electrolítics C1-C3, condensador C4, triode PNP VD1, díodes D1-D2, relé intermedi K1, un comparador de tensió, un xip integrat de base de temps dual NE556 i un MOSFET Q1, amb el pin núm. 6 del xip integrat de base de temps dual NE556 que serveix com a entrada de senyal i un extrem de la resistència R1 connectat al mateix temps al pin 6 del xip integrat de base de temps dual NE556 s'utilitza com a entrada de senyal, un extrem de la resistència R1 està connectat al pin 14 del xip integrat de base de temps dual NE556, un extrem de la resistència R2, un extrem de la resistència R4, l'emissor del transistor PNP VD1, el drenatge del MOSFET Q1 i el DC font d'alimentació i l'altre extrem de la resistència R1 està connectat al pin 1 del xip integrat de base de temps dual NE556, el pin 2 del xip integrat de base de temps dual NE556, la capacitat electrolítica positiva del condensador C1 i el relé intermedi. K1 contacte normalment tancat K1-1, l'altre extrem del relé intermedi K1 contacte normalment tancat K1-1, el pol negatiu del condensador electrolític C1 i un extrem del condensador C3 estan connectats a la presa de terra, l'altre extrem del condensador C3 està connectat al pin 3 del xip integrat de base de temps dual NE556, el pin 4 del xip integrat de base de temps dual NE556 està connectat al pol positiu del condensador electrolític C2 i l'altre extrem de la resistència R2 al mateix temps, i el El pol negatiu del condensador electrolític C2 està connectat a la terra de la font d'alimentació i el pol negatiu del condensador electrolític C2 està connectat a la terra de la font d'alimentació. El pol negatiu de C2 està connectat a la terra de la font d'alimentació, el pin 5 del xip integrat de base de temps dual NE556 està connectat a un extrem de la resistència R3, l'altre extrem de la resistència R3 està connectat a l'entrada de fase positiva del comparador de tensió. , l'entrada de fase negativa del comparador de tensió està connectada al pol positiu del díode D1 i l'altre extrem de la resistència R4 al mateix temps, el pol negatiu del díode D1 està connectat a la terra de la font d'alimentació i la sortida de el comparador de tensió està connectat a l'extrem de la resistència R5, l'altre extrem de la resistència R5 està connectat al tríplex PNP. La sortida del comparador de tensió està connectada a un extrem de la resistència R5, l'altre extrem de la resistència R5 està connectat a la base del transistor PNP VD1, el col·lector del transistor PNP VD1 està connectat al pol positiu del díode D2, el pol negatiu del díode D2 està connectat a l'extrem de la resistència R6, l'extrem del condensador C4 i la porta del MOSFET alhora, l'altre extrem de la resistència R6, l'altre extrem de la condensador C4, i l'altre extrem del relé intermedi K1 estan connectats a la terra de la font d'alimentació i l'altre extrem del relé intermedi K1 està connectat a la font de la font delMOSFET.
Circuit de retenció MOSFET, quan A proporciona un senyal de disparador baix, en aquest moment el conjunt de xip integrat de base de temps dual NE556, xip integrat de base de temps dual NE556 pin 5 de sortida d'alt nivell, alt nivell a l'entrada de fase positiva del comparador de tensió, el negatiu entrada de fase del comparador de tensió per la resistència R4 i el díode D1 per proporcionar una tensió de referència, en aquest moment, la sortida del comparador de tensió de nivell alt, el nivell alt per fer que el triode VD1 condueixi, el corrent que flueix des del col·lector del triode VD1 carrega el condensador C4 a través del díode D2 i, al mateix temps, el MOSFET Q1 condueix, en aquest moment, la bobina del relé intermedi K1 s'absorbeix i el relé intermedi K1, el contacte normalment tancat K 1-1 es desconnecta, i després del relé intermedi K1 es desconnecta. el relé K1, normalment tancat, el contacte K 1-1 està desconnectat, la font d'alimentació de CC als 1 i 2 peus del xip integrat de base de temps dual NE556 proporciona que la tensió d'alimentació s'emmagatzemi fins que la tensió al pin 1 i al pin 2 del pin dual- El xip integrat de base de temps NE556 es carrega a 2/3 de la tensió d'alimentació, el xip integrat de base de temps dual NE556 es reinicia automàticament i el pin 5 del xip integrat de base de temps dual NE556 es restaura automàticament a un nivell baix i el els circuits posteriors no funcionen, mentre que en aquest moment, el condensador C4 es descarrega per mantenir la conducció MOSFET Q1 fins al final de la descàrrega de la capacitat C4 i l'alliberament de la bobina del relé intermedi K1, el relé intermedi K1 normalment tancat contacte K 11 tancat, en aquest moment temps a través del relé intermedi tancat K1 contacte normalment tancat K 1-1 serà xip integrat de base de temps dual NE556 1 peu i 2 peus de l'alliberament de tensió apagat, per a la propera vegada al xip integrat de base de temps dual NE556 pin 6 per proporcionar un baix senyal d'activació per preparar el xip integrat NE556 de base de temps dual.
L'estructura del circuit d'aquesta aplicació és senzilla i nova, quan el xip integrat de base de temps dual NE556 pin 1 i pin 2 es carreguen a 2/3 de la tensió d'alimentació, el xip integrat de base de temps dual NE556 es pot restablir automàticament, el xip integrat de base de temps dual NE556 pin 5 torna automàticament a un nivell baix, de manera que els circuits posteriors no funcionin, de manera que s'aturi automàticament la càrrega del condensador C4, i després d'aturar la càrrega del condensador C4 mantingut pel conductor MOSFET Q1, aquesta aplicació pot mantenir contínuamentMOSFETQ1 conductor durant 3 segons.
Inclou resistències R1-R6, condensadors electrolítics C1-C3, condensador C4, transistor PNP VD1, díodes D1-D2, relé intermedi K1, comparador de voltatge, xip integrat de base de temps dual NE556 i MOSFET Q1, pin 6 de la base de temps dual integrat. El xip NE556 s'utilitza com a entrada de senyal i un extrem de la resistència R1 està connectat al pin 14 del xip integrat NE556 de base de temps dual, la resistència R2, el pin 14 del xip integrat de base de temps dual NE556 i el pin 14 del xip de temps dual. xip integrat de base NE556 i la resistència R2 està connectada al pin 14 del xip integrat de base de temps dual NE556. el pin 14 del xip integrat de base dual NE556, un extrem de la resistència R2, un extrem de la resistència R4, transistor PNP
Quin tipus de principi de funcionament?
Quan A proporciona un senyal d'activació baix, el conjunt de xip integrat de base de temps dual NE556, xip integrat de base de temps dual NE556 pin 5 sortida d'alt nivell, alt nivell a l'entrada de fase positiva del comparador de tensió, l'entrada de fase negativa del comparador de tensió per la resistència R4 i el díode D1 per proporcionar la tensió de referència, aquesta vegada, la sortida del comparador de tensió d'alt nivell, l'alt nivell de conducció del transistor VD1, el corrent flueix des del col·lector del transistor VD1 a través del díode D2 a el condensador C4 carrega, en aquest moment, el relé intermedi K1 succió de la bobina, el relé intermedi K1 succió de la bobina. El corrent que flueix del col·lector del transistor VD1 es carrega al condensador C4 a través del díode D2 i, al mateix temps,MOSFETQ1 condueix, en aquest moment, la bobina del relé intermedi K1 s'aspira, i el relé intermedi K1, el contacte normalment tancat K 1-1 es desconnecta, i després de desconnectar el relé intermedi K1, el contacte normalment tancat K 1-1, l'alimentació la tensió de subministrament proporcionada per la font d'alimentació de CC als 1 i 2 peus del xip integrat de base de temps dual NE556 s'emmagatzema fins que la tensió del pin 1 i el pin 2 del xip integrat de base de temps dual NE556 es carrega a 2/3 de la tensió d'alimentació, el xip integrat de base dual NE556 es reinicia automàticament i el pin 5 del xip integrat de base dual NE556 es restaura automàticament a un nivell baix i els circuits posteriors no funcionen i, en aquest moment, el el condensador C4 es descarrega per mantenir la conducció MOSFET Q1 fins al final de la descàrrega del condensador C4, s'allibera la bobina del relé intermedi K1 i es desconnecta el contacte K1-1 del relé intermedi K1 normalment tancat. El relé K1 normalment tancat contacte K 1-1 tancat, aquesta vegada a través del relé intermedi tancat K1, el contacte normalment tancat K 1-1 serà xip integrat de base dual NE556 1 peus i 2 peus a l'alliberament de tensió, per a la propera vegada el xip integrat de base de temps dual NE556 pin 6 per proporcionar un senyal d'activació per establir baix, per tal de fer els preparatius per al conjunt de xip integrat de base de temps dual NE556.
Hora de publicació: 19-abril-2024
